RJBlog

プロトタイプ基板製作から、３週間も経ってしまいましたので、忘れる前にレビューをしないと。
（最近、物忘れがひどいし…）

当初、74HCU04シンセを検討するにあたって、コンセプトとして、

• 74HCU04をメインデバイスにして、部品点数を極力削減
• 構成は1VCO（SAW、PW）、1VCF、1VCA、1LFO(TRI、SQR)
• 5V単電源で動作
• ある程度実用的なシンセ（5オクターブの発音域は欲しい…）

を考えておりましたが、前記事のデモサウンドのように、これらの条件は一応クリア出来たかなと思っています。
ただ、当初目論見より抵抗などの部品数がちょっと多くなってしまいました。
また、±15Vの世界に比べると、さすがに+5V単電源というのは、シンセDIYにとってマゾ的？制約条件でした。（最近、変な快感を覚えてきました…笑）
当初は一番難しいかなと思っていたVCFも、さすがにレンジは広く取れませんが、そこそこ動作しているようです。
しかし、VCO、特にアンチログ回路に落とし穴がありました。ブレッドボードで実験していたときには、スケールは未確認でしたが発振周波数範囲として5オクターブ程度は楽に取れていたので、この回路構成でOKではと目論んでおりました。が、実際に製作してみるとオンスケールで2オクターブも取れません…(;_;)
無理矢理5、6オクターブ得ようとすると途中のスケールがものすごく音痴になります。
試行錯誤の結果、原因はアンチログ回路にあることがわかりました。
このアンチログ回路の場合、Q1のコレクタ電流をIrefとすると、アンチログ回路電流出力Ioutは、

Iout = Iref exp( q/kt * Vb1) 
（Q1Q2の特性が完全に揃っていると仮定、Vb1：Q1ベース電圧で入力CVに比例）

みたいな感じになりますが、このIrefがくせ者で、入力CVが上昇するとQ1のエミッタ電位が上昇するため、Irefが減少し、その結果、出力電流の変化がきれいなアンチログにならない（つまる）ようです。

これではとても使えないので、苦肉の策として、少しでもIrefの変化を押さえるようにR5を大胆にも10Mとし、これでも2～3オクターブちょいぐらいがやっとなので、さらにR6を47kとして強制的に高域スケール補正をした結果、とりあえず6オクターブの音域を確保となりました。
このようにVCO、アンチログ回路はかなり強引な手法でスケールを合わせたので、もっとスマートな手法を見つけることが課題です。

さらに、74HCU04内部の素子間のアイソレーションにも悩まされました。
VCAをOFFとしても若干音が漏れるので、当初はQ5のアッテネーションを疑っていましたが、どうもU2をVCF、VCA、LFOで共用しているため、VCFで使用している素子の信号が最終段のアンプに使用している素子U2Fに漏れているようです。VCA以後のアンプは、別にトランジスタで組んだ方がいいようです。
74HCU04の素子間アイソレーションは正確には測ってないですが、感じとして30～50dBぐらいの範囲にあるようです。シンセとしては60dBぐらいは欲しいですね。

もう一つ反省点としてはEGを省略したことです。逆にLFOを別基板しても良かったぐらいです。
簡易ARタイプでもいいので、オールインワンシンセとしてはEGを組み込むべきでした。

まだまだ課題はありますが、今回のプロトタイプ基板のレビューはこの辺で…(^_^;)